怎样设计一位全加器？
用74LS153设计一个一位全加器，方法如下： 1.首先根据全加器真值表，写出和S、高位进位C1的逻辑函数:S=A⊕B⊕C0； 2.A1、A0作为两个输入变量即加数和被加数A、B，D0～D3作为第三个输入变量即低位进位C0， 1Y为全加器的和S，2Y为全加器的高位进位C1，于是就可以令数据选择器的输入为： A1=A，A0=B，1DO=1D3=C0，1D1=1D2=C0反，2D0=0，2D3=1，2D1=2D2=C0，1Q=S1， 2Q=C1; 3.根据对应的管脚连接电路。 图：一位全加器原理图 扩展资料： 一位全加器的逻辑函数：S=A⊕B⊕Cin，Co=ACin+BCin+AB； 其中A,B为要相加的数，Cin为进位输入；S为和，Co是进位输出。 如果要实现多位加法可以进行级联，就是串起来使用，比如：32位+32位，就需要32个全加器，这 种级联就是串行结构速度慢；如果要并行快速相加可以用超前进位加法；超前进位加法前查阅相关 资料； 如果将全加器的输入置换成A和B的组合函数Xi和Y（S0…S3控制），然后再将X,Y和进位数通过全加 器进行全加，就是ALU的逻辑结构结构，即 ： X=f（A，B)； Y=f（A，B）。 不同的控制参数可以得到不同的组合函数,因而能够实现多种算术运算和逻辑运算。
什么是全加器，有什么用呢？
全加器工作原理 英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。 全加器是能够计算低位进位的二进制加法电路。与半加器相比,全加器不只考虑本位计算结果是否有进位,也考虑上一位对本位的进位,可以把多个一位全加器级联后做成多位全加器. 一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci 描述 一位全加器的表达式如下： Si=Ai⊕Bi⊕Ci-1 第二个表达式也可用一个异或门来代替或门对其中两个输入信号进行求和：
什么是一位全加器
一位全加器是指：两个一位二进制数带有进位的加法器.二进制表示中只有0和1.
比如设：两个加数A和B,低位的进位是C,和为S,进位是Cin,则{Cin,S}=A+B+C.
例如：A B C Cin S
0 0 0 0 0
1 0 0 0 1
1 1 0 1 0
1 0 1 1 0
1 1 1 1 1
……
相对全加器,还有半加器,这是不考虑进位的加法器,此时只有加数A、B及和S.S=A+B
例如：A B S
0 0 0
1 0 1
0 1 1
1 1 0
相对于一位加法器,还有两位、三位、四位、等多位加法器,此时要从低位向高位依次进行一位全加器的计算,当然通过提前进位的方式可以减少计算的时间,详细参考资料